#### (19) JAPANESE PATENT OFFICE (JP)

(12) Publication of Unexamined Patent Application (KOKAI) (A)

(11) Japanese Patent Application Kokai Number: S61-30099

(43) Kokai Publication Date: February 12, 1986

BEST AVAILABLE COPY

(51) Int. Cl.<sup>4</sup>

Identification Symbol

JPO File No.

H 05 K 3/46

6679-5F

Request for Examination: Not requested

Number of Inventions: 1

(3 pages total)

(54) Title of the Invention: MULTILAYER WIRING BOARD

(21) Application Number: **S59-150914** 

(22) Filing Date: July 20, 1984

(72) Inventor:

Tatsuo Inoue

c/o NEC Corporation

5-33-1 Shiba, Minato-ku, Tokyo

(71) Applicant:

**NEC Corporation** 

5-33-1 Shiba, Minato-ku, Tokyo

(74) Agent:

Masaki Yamakawa, Patent Attorney, and two others

#### **SPECIFICATION**

#### 1. Title of the Invention

#### MULTILAYER WIRING BOARD

#### 2. Claims

A multilayer wiring board in which a thin film multilayer wiring part having thin film wiring is provided above a laminated ceramic wiring board that is formed by laminating a plurality of ceramic green sheets having conductor printed wiring and through-hole wiring, wherein a resin film is formed between said laminated ceramic wiring board and said thin film multilayer wiring part, and a thin film-form ground wiring pattern for correcting the characteristic impedance of said thin film wiring is formed on this resin film.

#### 3. Detailed Description of the Invention

(Technical Field of the Invention)

The present invention relates to a multilayer wiring board that is suitable for use in an electronic device such as a large computer.

(Prior Art)

In general, a high density and a high speed of wiring are simultaneously required in an electronic device such as a large computer in which high-speed high-volume processing is required.

Conventionally, in electronic devices of this type, as is shown in Figure 1, a multilayer wiring board in which a thin film multilayer wiring part 14 that is formed by laminating insulating thin films 10 and 11 having thin film fine wiring 7 and 8 and via-hole wiring 9 and an insulating thin film 13 having component attachment terminals 12 is provided on a laminated ceramic wiring board 6 that has conductor printed wiring consisting of ground wiring 1 and power supply wiring 2, connection pads 3, and through-hole wiring 4 and that is formed by laminating a plurality of ceramic green sheets 5 has been used as a device satisfying the abovementioned requirements. Here, the speed can be further increased in cases where a resin material with a low dielectric constant is used as an interlayer insulating material for the multilayer wiring. Furthermore, in this figure, 15 indicates terminal pin connection pads, and 16 indicates terminal pins.

In a multilayer wiring board thus constructed, however, because the distance between the thin film wiring 7 and 8 on the laminated ceramic wiring board 6 and the ground wiring 1 is affected by the thicknesses of the ceramic green sheets 5, the following drawback was encountered: namely, when the thicknesses of the ceramic green sheets 5 vary, the characteristic impedance of the thin film wiring 7 and 8 varies with respect to the design value. Furthermore,

because the laminated ceramic wiring board 6 is formed by firing the ceramic green sheets, only about 0.1 to 0.3 mm of reduction in thickness is normally possible, so that the characteristic impedance cannot be reduced much. As a result, the characteristic impedance of the thin film wiring 7 and 8 is not reduced to a specified value, so that there are drawbacks such as impedance mismatch with circuit elements (not shown in the figure) connected to the wiring 7 and 8 and deterioration of crosstalk characteristics.

Therefore, as is shown in Figure 2, a multilayer wiring board is also available in which the characteristic impedance of the thin film wiring 7 and 8 is adjusted by polishing the surface of the laminated ceramic wiring board 6 and forming a ground wiring net 17 on this surface by means of a thin film method. However, the roughness of the polished ceramic surface is normally approximately  $0.2~\mu mRa$  at the minimum, so that this unevenness causes the problem of occurrence of etching residuals in the etching process when the ground wiring net 17 is formed.

#### (Outline of the Invention)

The present invention was devised in light of such circumstances, and [the object thereof is] to provide a multilayer wiring board in which precise ground wiring patterning is possible with an extremely simple construction that is such that a thin film-form ground wiring pattern for correcting the characteristic impedance of thin film wiring is formed on a resin film that is provided between a laminated ceramic wiring board and a thin film multilayer wiring part, thus making it possible to set an optimal value of the characteristic impedance of the thin film wiring. The construction or the like of this multilayer wiring board is described in detail below using embodiments shown in the figures.

#### (Embodiments)

Figure 3 is a partially sectional perspective view showing the multilayer wiring board of the present invention. In this figure, members that are the same as those in Figures 1 and 2 are labeled with the same symbols below, and a detailed description is omitted. In this figure, the element indicated with symbol 21 is a polyimide resin film, and is formed between the above-mentioned laminated ceramic wiring board 6 and the above-mentioned insulating thin film 10 so as to cover the surface of this board 6. Connection pads 22 and a thin film-form ground wiring pattern 23 for correcting the characteristic impedance of the above-mentioned thin film wiring 7 and 8 are formed on this resin film 21. The characteristic impedance of the thin film wiring 7 and 8 can be adjusted by electrical capacitance created by this ground wiring pattern 23 and the above-mentioned thin film wiring 7 and 8.

Because the ground wiring pattern 23 is formed on the resin film 21, i.e., directly beneath the thin film multilayer wiring part 14, in the multilayer wiring board thus constructed, the characteristic impedance of the thin film wiring 7 and 8 is determined by the dimensions of the thin film wiring 7 and 8 itself, the thickness and material of the insulating thin films 10 and 11,

and the dimensions of the ground wiring pattern 23. In this case, the thickness of the insulating thin films 10 and 11 can be set with a high degree of freedom because the thin film wiring 7 and 8 is formed by the thin film method. Furthermore, if the insulating thin films 10 and 11 are formed from an organic polymer material, the dielectric constant is 3 to 7, and the film thickness is 1 to 50  $\mu$ m, thus allowing an optimal value of the characteristic impedance of the thin film wiring 7 and 8 to be determined from a wide range of values.

Moreover, because the ground wiring pattern 23 is formed by the thin film method on the smooth surface of the polyimide resin film, precise patterning with no etching residual in the etching process is possible at the time of the pattern formation. As a result, the characteristic impedance can be controlled with a high degree of precision.

In the present invention, furthermore, even if the ground wiring pattern 23 is not DC-grounded, if it is AC-grounded, a similar characteristic impedance adjusting effect is obtained. Therefore, the ground wiring pattern 23 may also be connected to the power supply wiring 2 instead of the ground wiring 1.

In addition, in the present invention, crosstalk characteristics can be improved by forming the ground wiring pattern 23 in the form of a net as shown in Figure 4, and making only the line width of the portions of the net where the two layers of wiring 7 and 8 cross greater than the other portions.

(Effect of the Invention)

As is described above, in the present invention, a resin film is formed between the laminated ceramic wiring board and thin film multilayer wiring part, and a thin film-form ground wiring pattern for correcting the characteristic impedance of the thin film wiring is formed on this resin film. Therefore, precise patterning is possible without any occurrence of etching residuals at the time of pattern formation as seen in the past, so that it is possible to set an optimal value of the characteristic impedance of the thin film wiring.

#### 4. Brief Description of the Drawings

Figure 1 and Figure 2 are sectional views showing conventional multilayer wiring boards. Figure 3 is a partial sectional perspective view showing the multilayer wiring board of the present invention. Figure 4 is a plan view showing another embodiment.

1... Ground wiring; 2... Power supply wiring; 4... Through-hole wiring; 5... Ceramic green sheets; 6... Laminated ceramic wiring board; 7, 8... Thin film wiring; 14... Thin film multilayer wiring part; 21... Resin film; 23... Ground wiring pattern

Patent Applicant: NEC Corporation

Agent: Masaki Yamakawa (and two others)




Figure 1




Figure 2




Figure 3




Figure 4

(19) 日本国特許庁(JP)

# ⑿公開特許公報 (A)

(11)特許出顧公開番号

特開昭61-30099

(43) 公開日 昭和61年(1986) 2月12日

(51) Int. C1. 5

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 5 K 3/46

審査請求 *		(全3頁)		
(21) 出願番号	<b>特顧昭59·150914</b>	(71) 出願人	999999999 日本電気株式会社	
(22) 出顧日	昭和59年(1984)7月20日		*	
		(72) 発明者	*	
			*	
			•	•
•				
		1		

- (54) 【発明の名称】多層配線基板
- (57) 【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

(2)

特開昭61-30099

#### 【特許請求の範囲】

導体印刷配線およびスルーホール配線を有する複数のセラミックグリーンシートを積階してなるセラミック積層 配線基板の上方に轉膜配線を有する薄膜多層配線部 砂けられた多層配線基板において、前配セラミック積層配線基板と前配薄膜多層配線部間に樹脂膜を形成すると共に、この樹脂膜上に前記薄膜配線の特性インピーダンスを補正するための薄膜状接地配線パターンを形成したことを特徴とする多層配線基板。

(3)

特開昭61-30099

3

· @ 日本国特許庁(5P)

(1) 特許出家公開

®公開特許公報(A)

昭61-30099

@inf,Cl,\*

識別配号

**庁内整理番号** 

●公開 昭和61年(1986)2月12日

6679-5F

H 05 K 3/45

審査請求 未請求 発明の数 1 (全 3 頁)

◎発明の名称 多層配線基板

②特 顧 昭59-150914

**69出 顧 昭59(1984)7月20日** 

60条 明 者 井 上 龍 雄 60出 鵬 人 日本電気株式会社 東京都開区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

80代 理 人 弁理士 山川 政樹 外2名

## 1. 発明の名称 お屋配銀箔板

#### 2. 特許増求の額題

温保印刷配線およびスルーホール配線を有する 複数のセラミックダサーンシートを積用してなる セラミック機関配線部が設けられた多層配線基板を有する 等限多層配線部が設けられた多層配線基板をお いて、背配セラミック機関配線基板と的配信機多 層配線部間に樹脂膜や形成すると共に、この思 職上に前間距離記線の特性インピーダンスを補圧 するための値膜状態を配線であ ときる多層配線器板。

3. 税明の詳細な証明

(発明の技術分野)

本発明は、大型コンピュータ等の電子機器に使用して好道な多種配線が板に関する。

(使来技術)

一種に、高速大容量処理が求められる大型コン ビュータ等の電子競響においては、配線の商密度 化および高速化が同時に要求されている。

ところが、このように特成された多層配線各板 においては、セラミック積層配線各板6上の存成 配線7、8上接地配線1との函額がセラミックグ リーンシート5の厚さによって左右されるため、 (4)

特開昭61-30099

6

#### 特別明61-30039(2)

、クグリーンシート5の厚さがぜらつくと、設計値 に対しばらつくという欠点があった。また、セラ ミック機用配線差板6はセラミックグリーンシー トを施収して形成するため、通常 0、1~0、3 m程度しか薄くでまず、特性インピーダンスをあ まり借くすることができなかった。この結果、弾 顕記線で、 8の弊性インピーダンスが所定の値束 で下がらず、これら起繍で、1と接続する回路常 子(図示モず)とのインピーダンス不豊合かあっ たう、クロストーク特性が悪化したりするという 欠点があった。

そごで、第2回に来すようにセラミック検測症 線基板8の裏面を薪磨し、これに再機法により映 地配線網17を形成して漆膜配線!。8の特性イ ンピーダンスを開発する多糖能線器板もあるが、 セラミッタ研磨発質の揺さは適常量小でも0.2 M m R m 程度である、その密凸により接地記線網 1.7 遊談時のエッチング工程でエッテング残りが 生じるという不都合があった。

(発男の篠ُ媛)

本発明はこのような事情に握みなされたもので、 セラミック機用配線基板と海峡多層配線部間に設 けた樹踏路上に露頭配鎖の特性インピーダンスを 補正するための強酸状態地配線パターンを形成す るというらわめて揺鼠な経度により、智识な技能 配稿パターン化ができ、存款配額の設定な特性イ ソピーダンス値を設定できる多層配数基礎を提供 するものである。以下、その際吸等を図に示す実 能例によって辞知に説明する。

#### (実施部)

第3回は本発明に乗る多層配線基礎を示す一部 被酬解補囮で、両囲以下において第1億および第 200と向一の部材については同一の符号を付し、 詳細な質明は古典する。 韓国において、祭号 2 1 で示すものはポリイミド系の樹脂膜で、静配セラ ミック積層配線基板 8 の衰弱を覆うようにこの基 板 8 と前記絶縁薄騰 1 9 間に形成されている。こ の樹脂膜21上には接続パッド22および前辺等 観記職?、Bの特性インピーダンスを推正するた めの課題状態地配線パターン13が影響されてい

る。この技地配摘パターン83と資配課設配課?。 この結准、券性インピーダンスを高特技にコント 8とによる静電学量によって海膜配練で、8の仲 色インピーダンスを調整することができる。

このように根成された多層配数各級においては、 鎌地配道パターン28が樹脂酸21上すなわち部 鎖多層配線部14の直下に形成されているため、 御殿配練り、 2 の特性インピーダンスが郑勝妃線 7.8自体の寸法と絶縁薄膜10.11の膜原。 材質と後途配線パターン23の寸法により決定さ ・れる。この場合、絶縁解験10。11の膜寒は第 観記録で、8が海路独により形成されるため、か なり自由に設定することができる。また結構環境 19,11を有機資分子材料で形成すると、設定 中が5~7で異球が1~50×mとなり、強減症 雑す。8の最適な特性インピーダンス値を輸出い 彼の中から決定することができる。

また、接種配幅パターン33はポリイミド系数 脂膜の指らかな表版上に溶膜法により形成される ため、パターン形成時のスッチング工程でエッチ ング残りが無い特徴なパターン化が可能となり、

ロールすることができる。

なお、本塾明は接地配舗パターン23が直接的 に接続されていなくでも、交換的に接地されてい れば同様の特性インピーダンス関整効果を有する ので、接触配線パターン23は接地配線1の代わ りに電源転線など接続されていても良い。

また、本発男は接地配線パターン28を乗り図 に示すように織目状に形成し、2つの記練師の記 職で、8が交送する個所だけ網の繊維を他の部分 より太くしてクロストーク特性を向上させること

#### 【発明の効果】

以上額明したように本発明によれば、セラミッ ク特別記録英観と理論を移記録部間に樹脂増を示 成すると共に、この樹脂膜上に薄膜配線の特性イ ンピーグンスを補正するための薄膜状態地配線パ ターンを形成したので、使来のようにパターン形 成時のエッチング長りを生じることが無く籍密な パターン化が可能となり、薄膜配線の最適な特徴 (5)

特開昭61-30099

취해덕61- 30899(공)


インピーダンス値を設定することができる。


4. 因答の簡単な似劣


第1図および第2図は失来の多層配線為板をデ す新園図、第3図は本発明に係る多層配線基板を 示す一部線新祭祝郎、第4回は他の実施例を示す 平面関である。


1 ・・・接地配籍、2 ・・・電源配額、4 ・・・スルーホール広線、5 ・・・・セラミックグリーンシート、6 ・・・セラミック機器配線基板、7。8 ・・・ 第該配額、1 4 ・・・・ 報酬多厚配線基、2 1 ・・・・ 對源額、2 3 ・・・・ おり は配換パターン。

特許出顧人 日本電無性式会社 代 理 人 山 川 政 樹 (ほか2名)









# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

Defects in the images include but are not immed to the items encered.				
☐ BLACK BORDERS				
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES				
☐ FADED TEXT OR DRAWING				
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES				
COLOR OR BLACK AND WHITE PHOTOGRAPHS				
☐ GRAY SCALE DOCUMENTS				
☐ LINES OR MARKS ON ORIGINAL DOCUMENT				
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.